[journal]
/ 1992
/ Accurate Layout Area and Delay Modeling for System Level Design
(v)
[journal]
/ Aug.1995
/ Chip Level Area and Timing Estimation for Lookup Table Based FPGAs
[journal]
/ 1992
/ “Benchmarks for the 1992 High Level Synthesis Workshop”
[journal]
/ 1994
/ An Algorithm for solving The Binding Problem” 7th International Conference on VLSI Design
: 163~168
[journal]
/ 1999
/ “시간적 조건에서 실행 시간을 개선한 CPLD 기술 매핑 알고리즘 개발”
4
(3)
: 35~46
[journal]
/ January2001
/ A New Technology Mapping for CPLD under the time constraint
: 235~238
[journal]
/ 2005
/ “상관관계에 위한 CLB 구조의 CPLD 저전력 기술 매핑 알고리즘”
10
(2)
: 49~57
[journal]
/ 2005
/ “시간제약 조건과 면적을 고려한 효율적인 CPLD 기술 매핑”
10
(3)
: 11~18